# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07 - 175744

(43)Date of publication of application: 14.07.1995

(51)Int.CI.

GOGF 13/12

(21)Application number: 05-318832

(71)Applicant : NEC ENG LTD

**NEC CORP** 

(22)Date of filing:

20.12.1993

(72)Inventor: NAKASE KUNIO


HONDA KEIJI

KAMIBAYASHI NAOKI

# (54) CHANNEL CONTROL SYSTEM

(57)Abstract:

PURPOSE: To provide a channel control system which can shorten the waiting time of processing to the operation request given from a channel device. CONSTITUTION: The control data memories 331a and 331b store the control data which are read out of a main storage device 20. A memory access control circuit 315 controls the operation to read the control data out of the storage device 20. Receiving the start signals, the control circuits 321a and 321b control one of channel devices 41a-41c by means of the control data stored in the memories 331a and 331b and based on the channel program stored in the storage device 20. An interruption control circuit 350 receives the operation request signals from the channel devices to select the channel device to be processed. Then the circuit 350 selects the control circuit which is not operating and sends a start signal to this control circuit based on the output information received from the monitor circuits 300a and 300b. A channel instruction circuit 340 connects the



control circuit to the selected channel device and relays the operation instructing contents to the channel device from the control circuit.

**LEGAL STATUS** 

[Date of request for examination]

23.01.1998

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3288158

[Date of registration]

15.03.2002

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号

特開平7-175744

(43)公開日 平成7年(1995)7月14日

(51) Int.Cl.\*

識別記号 广内整理番号

FΙ

技術表示箇所

G06F 13/12

3 1 0 C 8327-5B F 8327-5B

審査請求 未請求 請求項の数4 OL (全 II 頁)

(21)出願番号

特顯平5-318832

(22)出頭日

平成5年(1993)12月20日

(71)出頭人 000232047

日本電気エンジニアリング株式会社

東京都港区芝浦三丁目18番21号

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 中瀬 邦失

東京都港区芝五丁目7番1号 日本電気株

式会社内

(72)発明者 本多 恵治

東京都港区西新横三丁目20番4号 日本電

気エンジニアリング株式会社内

(74)代理人 弁理士 京本 直樹 (外2名)


最終質に続く

## (54) 【発明の名称】 チャネル制御方式

#### (57)【 耍約】

【 構成】制御データメモリ331a、331bは主記憶装置20から読み出された制御データを記憶する。メモリアクセス制御回路315は主記憶装置20からの制御データの読み出しを制御する。起動信号を受信して制御回路321a、321bは制御データメモリの制御データを用いて主記憶装置内のチャネルプログラムに従いチャネル装置41a~41cの中から選択された1つのチャネル装置を制御する。割り込み制御回路350は、チャネル装置を選択し、次に監視回路300a、300bからの出力情報に従って、動作していない制御回路を選択し起動信号を送出する。チャネル指示回路340は制御回路と選択されたチャネル装置への動作指示内容を中離する。

【 効果】チャネル装置からの動作要求に対する処理の待ち時間を少なくできる。



(2)

特開平7-175744

### 【特許請求の範囲】

【請求項1】 処理装置と前記処理装置に制御される複 数の入出力装置との間にそれぞれ接続された複数のチャ ネル装置と、前記処理装置と前記複数のチャネル装置と の間にあって前記複数のチャネル装置を時分割に制御す るチャネル制御装置と、前記処理装置と前記チャネル制 御装置とに接続され、前記チャネル制御装置の動作を記 述したチャネルプログラムと前記チャネル装置及び入出 力装置の制御状態を示す制御データとを格納する 主記憶 装置とを備えたチャネル制御方式において、前記チャネ ル制御装置が、(A)前記主記憶装置から読み出された 制御データを記憶する第1の制御データメモリ、(B) 前記主記憶装置から読み出された制御データを記憶する 第2の制御データメモリ、(C)前記主記憶装置からの 前記制御データの読み出しを制御するメモリアクセス制 御回路、(D)第1の起動信号を受信し前記メモリアク セス制御回路を介して前記主記憶装置から前記制御デー タを読み出し前記第1 の制御データメモリ に記憶させ、 前記第1の制御データメモリに記憶された制御データを 用いて前記主記憶装置内に格納されたチャネルブログラ ムに従い前記チャネル装置の中から選択された第1のチ ャネル装置を制御する第1の制御回路、(E)第2の起 動信号を受信し前記メモリアクセス制御回路を介して前 記主記憶装置から前記制御データを読み出し前記第2の 制御データメモリ に記憶させ、前記第2 の制御データメ モリに記憶された制御デークを用いて前記主記憶装置内 に格納されたチャネルプログラムに従い前記チャネル装 置の中から選択された第2のチャネル装置を制御する第 2 の制御回路、(F) 前記第1 の制御回路が動作中か否 かを監視し、前記第1の制御回路の動作状態を示す情報。 を出力する第1 の監視回路、( G) 前記第2 の制御回路 が動作中か否かを監視し、前記第2の制御回路の動作状 態を示す情報を出力する第2 の監視回路、( H) 前記チ ャネル装置からの動作要求信号を受信し、あらかじめ定 められた優先順位に従って次に処理すべき前記チャネル 装置を複数のチャネル装置の中から選択し、選択したチ ャネル装置を起動制御するように、前記第1 の監視回路 及び前記第2 の監視回路から 出力された前記第1 の制御 回路及び第2の制御回路の動作状態を示す情報に従っ て、前記第1の制御回路及び第2の制御回路の中の動作 していない制御回路を選択し、選択された該制御回路に 前記第1の起動信号または前記第2の起動信号を送出す る割り 込み制御回路、(I) 前記第1の制御回路と前記 第1のチャネル装置とを接続し、また前記第2の制御回 路と前記第2のチャネル装置とを接続し、前記第1の制 御回路から前記第1のチャネル装置への動作指示内容 を、また前記第2の制御回路から前記第2のチャネル装 世への動作指示内容を中継するチャネル指示回路、を備

えたことを特徴とするチャネル制御方式。 【 請求項2 】 処理装置と前記処理装置に制御される複 50 数の入出力装置との間にそれぞれ接続された複数のチャ ネル装置と、前記処理装置と前記複数のチャネル装置と の間にあって前記複数のチャネル装置を時分割に制御す るチャネル制御装置と、前記処理装置と前記チャネル制 御装置とに接続され、前記チャネル制御装置の動作を記 述したチャネルプログラムと前記チャネル装置及び入川 力装置の制御状態を示す制御データとを格納する主記憶 装置とを備えたチャネル制御方式において、前記チャネ ル制御装置が、(A) 前記主記憶装置から 読み出された 制御データを記憶する制御データメモリ、(B)前記主 配憶装置からの前記制御データの読み出しを制御するメ モリアクセス制御回路、(C)第1の起動信号を受信し 前記メモリアクセス制御回路を介して前記主記憶装置か ら前記制御データを読み出し前記制御データメモリに記 憶させ、前記制御データメモリ に記憶された制御データ を用いて前記主記憶装置内に格納されたチャネルプログ ラムに従い前記チャネル装置の中から選択された第1の チャネル装置を制御する第1の制御回路、(D)第2の 超動信号を受信し前記メモリアクセス制御回路を介して 前記主記憶装置から前記御御データを読み出し前記制御 データメモリ に記憶させ、前記制御データメモリ に記憶 された制御データを用いて前記主記憶装置内に格納され たチャネルプログラムに従い前記チャネル装置の中から 選択された第2のチャネル装置を制御する第2の制御回 路、(E) 前記第1の制御回路が動作中か否かを監視 し、前記第1の制御回路の動作状態を示す情報を出力す る第1 の監視回路、(F) 前記第2 の制御回路が動作中 か否かを監視し、前記第2の制御回路の動作状態を示す。 情報を出力する第2の監視回路、(G)前記チャネル装 置からの動作要求信号を受信し、あらかじめ定められた 優先順位に従って次に処理すべき 前記チャネル装置を被 数のチャネル装置の中から選択し、選択したチャネル装 置を起動制御するように、前記第1の監視回路及び前記 第2 の監視回路から出力された前記第1 の制御回路及び 第2の制御回路の動作状態を示す情報に従って、前記第 1 の制御回路及び第2 の制御回路の中の動作していない 制御回路を選択し、選択された該制御回路に前記第1の 起動信号または前記第2の起動信号を送出する割り込み 制御回路、(H) 前記第1 の制御回路と前記第1 のチャ ネル装置とを接続し、また前記第2の制御回路と前記第 2 のチャネル装置とを接続し、前記第1 の制御回路から 前記第1のチャネル装置への動作指示内容を、また前記 第2の制御回路から前記第2のチャネル装置への動作指 示内容を中継するチャネル指示回路、を備えたことを特 徴とするチャネル制御方式。

【 請求項3 】 請求項2 記載のチャネル制御方式において、前記チャネル制御装置が、(I) 前記第1 の制御回路が正常に動作しているか否かをモニクし、前記第1 の制御回路の障害が検出された場合に、前記第2 の制御回路に対し前記第1 の制御回路の障害を通知する第1 の障

(3)

特開平7-175744

吉検出回路、(J)前記第2の制御回路が正常に動作しているか否かをモニタし、前記第2の制御回路の障害が

検出された場合に、前記第1の制御回路に対し前記第2の制御回路の障害を通知する第2の障害検出回路、を備えたことを特徴とするチャネル制御方式。

3

【請求項4】 請求項2 記載のチャネル制御方式において、前記チャネル制御装置が、(I) 前記第1 のチャネル装置に対応するチャネル番号を格納する第1 のチャネル番号レジスタ、(J) 前記第2 のチャネル装置に対応するチャネル番号を格納する第2 のチャネル番号レジスタ、(K) 前記第1 のチャネル番号レジスタに格納された前記第1 のチャネル番号レジスタに格納された前記第1 のチャネル番号レジスタに格納された前記第2 のチャネル接置に対応するチャネル番号とを比較し、比較結果を前配第1 の制御回路及び前記第2 の制御回路に通知する比較回路、を備えたことを特徴とするチャネル制

### 【発明の詳細な説明】

#### [0001]

御方式。

【 産業上の利用分野】本発明はチャネル制御方式に関し、特にデータ処理システムにおいて処理装置から入出 力装置を制御するために、複数のチャネルを時分割で接 続制御するチャネル制御方式に関する。

#### [0002]

【 従来の技術】従来のデータ処理システムでは、処理技 置から入出力装置( 磁気テープ装置, 磁気ディスク装 置、クイプライタ等) を制御するために、図5 に示す如く 複数のチャネル装置及びこれ等のチャネル装置を制御 するチャネル制御装置を使用することが一般的に行われ ている。

【0003】図5にボすチャネル装置41a~41c及びチャネル制御装置35は、処理装置10の管理下で、主記憶装置20に格納されたチャネルプログラム等の動作指示情報とチャネル装置41a~41cに対応した制御データとに従い、入出力装置51a~51cと主記憶装置20との間で行われるデータ転送動作のためのチャネル制御を行うことができるように構成されている。

【 0004】 この場合、図5 に示す如く チャネル制御装置35 に制御回路325 を改け、この制御回路325 により 時分割で複数のチャネル装置41a~41cを制御 40 するようになっている。

[0005]以下に、図5を用いて、従来技術における チャネル制御数型35の動作を説明する。

【0006】図5 おいて、チャネル制御装置35は、処理装置10からの指示信号の受信と処理装置10かの応答信号の送出と主記憶装置20からの情報の読み出し及び書き込みとを制御するメモリアクセス制御回路316、チャネル装置41a~41cに助作指示信号を送出しチャネル装置41a~41cを制御する制御回路325、チャネル装置41a~41cからの動作要求信号を

受信して優先順位に従って次に処理すべきチャネル装置を選択し、これを制御回路325に通知する割り込み制御回路355、チャネル装置41a~41c及び入出力装置51a~51cの制御状態を示すデータである制御データを記憶する制御データメモリ333から構成されている。

【0007】このような構成により、チャネル制御装置35は処理装置10からの動作指示信号あるいはチャネル装置41a~41cからの動作要求信号を受信したときは、制御すべきチャネル装置に対応した制御データを主記憶装置20より制御データメモリ333に読み込み、それ以降はこの制御データを用いて主記憶装置20に格納されたチャネルプログラムに従い対応するチャネル装置を制御する。

#### [0008]

【 発明が解決しようとする課題】上述した従来のチャネル制御方式は、複数のチャネル装置を一つの制御回路により制御する方式なので、制御回路の動作状況によっては、チャネル装置からの動作要求に対する処理の開始までに待ち時間が生じることがあるが、この処理の待ち時間が生じるのは、チャネル制御装置が管理すべきチャネル装置が多い場合あるいはチャネル装置の使用頻度が高い場合に顕著になる。このように処理の待ち時間が生じる場合は、チャネル制御装置からのチャネル装置への動作指示が遅れ、ひいてはチャネル装置とチャネル装置に接続された入出力装置との間の動作に動作指示が追従できなくなり、コマンドオーバーランや、データオーバーラン等の弊害が生じるという欠点を有している。

【0009】また、上記の問題に対応するためには、チャネル制御装置の性能を必要以上に向上させて処理の遅れを軽減しなければならず、これがチャネル制御装置のコストを高価にする原因の一つになるという欠点を有している。

【 0010】本発明の日的は、待ち時間が少なく 処理速度の速いチャネル制御方式を提供することにある。

#### [0011]

30

【課題を解決するための手段】第1の発明のチャネル制御方式は、処理装置と前記処理装置に制御される複数の入出力装置との間にそれぞれ接続された複数のチャネル装置と、前記処理装置と前記複数のチャネル装置との間にあって前記複数のチャネル装置を時分割に制御するチャネル制御装置と、前記処理装置と前記チャネル制御装置とに接続され、前記チャネル制御装置の動作を記述したチャネルブログラムと前記チャネル装置及び入出力装置の制御状態を示す制御データとを格納する主記憶装置とを備えたチャネル制御方式において、前記チャネル制御装置が、(A)前記主記憶装置から流み出された制御データを記憶する第1の制御データを記憶する第2の制御データメモリ、(B)前記主記憶装置から読み出された制御データを記憶する第2の制御データメモリ、(C)前記主記憶装置からの前記

(4)

特選平7-175744

制御データの読み出しを制御するメモリアクセス制御回 路、(D)第1の起動信号を受信し前記メモリアクセス 制御回路を介して前記主記憶装置から前記制御データを 読み出し前記第1の制御データメモリに記憶させ、前記 第1 の制御データメモリ に記憶された制御データを用い て前記主記憶装置内に格納されたチャネルプログラムに 従い前記チャネル装置の中から選択された第1 のチャネ ル装置を制御する第1の制御回路、(E)第2の起動信 号を受信し前記メモリアクセス制御回路を介して前記主 記憶装置から前記制御データを読み出し前記第2の制御 データメモリに記憶させ、前記第2の制御データメモリ に記憶された制御データを用いて前記主記憶装置内に格 納されたチャネルプログラムに従い前記チャネル装置の 中から選択された第2のチャネル装置を制御する第2の 制御回路、(F)前記第1の制御回路が動作中か否かを 監視し、前記第1の制御回路の動作状態を示す情報を出 力する第1 の監視回路、( G) 前記第2 の制御回路が動 作中か否かを監視し、前記第2の制御同路の動作状態を 示す情報を出力する第2 の監視回路、( H) 前記チャネ ル装置からの動作要求信号を受信し、あらかじめ定めら れた優先順位に従って次に処理すべき前記チャネル装置 を複数のチャネル装置の中から選択し、選択したチャネ ル装置を起動制御するように、前記第1 の監視回路及び 前記第2 の監視回路から出力された前記第1 の制御回路 及び第2の制御回路の動作状態を示す情報に従って、前 記第1の制御回路及び第2の制御回路の中の動作してい ない制御回路を選択し、選択された該制御回路に前記第 1 の起動信号または前記第2 の起動信号を送出する割り 込み制御回路、(1) 前記第1の制御回路と前記第1の チャネル装置とを接続し、また前記第2の制御回路と前 30 記第2のチャネル装置とを接続し、前記第1の制御回路 から前記第1のチャネル装置への動作指示内容を、また 前記第2 の制御回路から前記第2 のチャネル装置への動 作指示内容を中継するチャネル指示回路、を備えて構成 されている。

【0012】また、第2の発明のチャネル側御方式は、処理装置と前記処理装置に制御される複数の入出力装置との間にそれぞれ接続された複数のチャネル装置と、前記複数のチャネル装置との間にあって前記複数のチャネル装置と時分割に刷御するチャネル側御装置と、前記チャネル制御装置の動作を記述したチャネルブログラムと前記チャネル装置及び入出力装置の側御状態を示す制御データとを格納する主記憶装置とを備えたチャネル制御方式において、前記チャネル制御装置が、(A)前記主記憶装置から説み出された制御データを記憶する制御データメモリ、(B)前記主記憶装置からの前記制御データの読み出しを制御するメモリアクセス制御回路、(C)第1の起動信号を受信し前記メモリアクセス制御回路を介して前記主記憶装置から前記制御デー

タを読み出し前記制御データメモリ に記憶させ、前記制 御データメモリに記憶された制御データを用いて前記主 記憶装置内に格納されたチャネルプログラムに従い前記 チャネル装置の中から選択された第1のチャネル装置を 制御する第1の制御回路、(D)第2の起動信号を受信 し前記メモリアクセス制御回路を介して前記主記憶装置 から前記制御データを読み出し前記制御データメモリに 記憶させ、前記制御データメモリに記憶された制御デー タを用いて前記主記憶装置内に格納されたチャネルプロ グラムに従い前記チャネル装置の中から選択された第2 のチャネル装置を制御する第2の制御回路、(E)前記 第1の制御回路が動作中か否かを監視し、前記第1の制 御回路の動作状態を示す情報を出力する第1 の監視回 路、(F) 前記第2 の制御回路が動作中か否かを監視 し、前記第2の制御回路の動作状態を示す情報を出力す る第2 の監視回路、(G)前記チャネル装置からの動作 要求信号を受信し、あらかじめ定められた優先順位に従 って次に処理すべき前記チャネル装置を複数のチャネル 装置の中から選択し、選択したチャネル装置を起動制御 するように、前記第1の監視回路及び前記第2の監視回 路から出力された前記第1 の制御同路及び第2 の制御回 路の動作状態を示す情報に従って、前記第1の制御回路 及び第2の制御回路の中の動作していない制御回路を選 択し、選択された該制御回路に前記第1の起動信号また は前記第2の起動信号を送出する割り込み制御回路、 (H) 前記第1 の制御回路と前記第1 のチャネル装置と を接続し、また前記第2の制御回路と前記第2のチャネ ル装置とを接続し、前記第1の制御回路から前記第1の チャネル装置への動作指示内容を、また前記第2 の制御 回路から前記第2のチャネル装置への動作指示内容を中 継するチャネル指示回路、を備えて構成されている。 【0013】また、第3の発明のチャネル制御方式は、 第2 の発明のチャネル制御方式において、前記チャネル 制御基置が、(1)前記第1の制御回路が正常に動作し ているか否かをモニタし、前記第1の制御回路の障害が 検出された場合に、前記第2の制御回路に対し前記第1 の制御回路の障害を通知する第1の障害検出回路、 ( 」) 前記第2 の制御回路が正常に動作しているか否か をモニタし、前配第2の制御凹路の障害が検出された場 合に、前記第1の制御回路に対し前記第2の制御回路の 障害を通知する第2の障害検出回路、を備えて構成され 【0014】また、第4の発明のチャネル制御方式は、 第2 の発明のチャネル制御方式において、前記チャネル 制御装置が、(I) 前記第1のチャネル装置に対応する チャネル番号を格納する第1のチャネル番号レジスタ、 ( 」 ) 前記第2 のチャネル装置に対応するチャネル番号

を格納する第2 のチャネル番号レジスタ、( K) 前記第

1のチャネル番号レジスタに格納された前記第1のチャ

ネル装置に対応するチャネル番号と前記第2のチャネル

(5)

特開平7-175744

7

番号レジスタに格納された前記第2のチャネル装置に対応するチャネル番号とを比較し、比較結果を前記第1の制御回路及び前記第2の制御回路に通知する比較回路、を備えて構成されている。

[0015]

[ 実施例] 次に、本発明の実施例について図面を参照して説明する。

【 0016】図1は、第1の発明のチャネル制御方式の一実施例を示すプロック図である。

【0017】図1に示す実施例のチャネル制御力式は、処理装置10、処理装置10に制御される複数の入出力装置51a~51cとの間にそれぞれ接続された複数のチャネル装置41a~41c、処理装置10とチャネル装置41a~41cとの間にあってチャネル装置を時分割に制御するチャネル制御装置31、処理装置10とチャネル制御装置31とに接続されてチャネル制御装置31の動作を記述したチャネルプログラムとチャネル装置41a~41c及び入出力装置51a~51cの制御状態を示す制御データとを格納する主記憶装置20から構成されている。

【0018】また、チャネル制御装置31は、主記憶装 置20から読み出された制御データを記憶する制御デー タメモリ331a,331b、主記憶装置20からの制 御データの読み出しを制御するメモリアクセス制御回路 3 1 5 、メモリアクセス制御回路3 1 5 を介して主記憶 装置20から側御データを読み出し制御データメモリ3 31a,331bに記憶させ、制御データメモリ331 a、331bに記憶された制御データを用いて主記憶装 置20 内に格納されたチャネルブログラムに従いチャネ ル装置4 1 a ~4 1 c の中から 選択された1 つのチャネ 30 ル装置を制御する制御回路321a,321b、制御回 路321a、321bが動作中か否かを監視し、制御回 路3 2 1 a , 3 2 1 b の動作状態を示す情報を出力する 監視回路300a, 300b、チャネル装置41a~4 1 c からの動作要求信号を受信し、あらかじめ定められ た優先順位に従って次に処理すべきチャネル装置をチャ ネル装置4 1 a ~4 1 c の中から選択し、選択したチャ ネル装置を起動制御するように、監視回路300a,3 00bから出力された制御回路321a,321bの助 作状態を示す情報に従って、制御回路321a,321 ь の中の動作していない制御回路を選択し、選択された 制御回路に起動信号を送出する割り込み制御回路35 O、制御回路321a、321bとチャネル装置41a ~41 c 中から選択されたチャネル装置とを接続し、制 御回路3 2 1 a , 3 2 1 b からそれぞれに接続されたチ ャネル装置への動作指示内容を中継するチャネル指示回 路340から構成されている。

【 0 0 1 9 】図1 の処理装置1 0 ,主記憶装置2 0 、チャネル装置4 1 a ~4 1 c ,及び人出力装置5 1 a ~5 1 c は、図5 に示すものと同じである。

【0020】次に、動作を説明する。

【 0021】図1 において、チャネル制御装置31のメモリアクセス制御回路315は、2 個の制御回路321 a,321bに接続されているが、図5 におけるメモリアクセス制御回路316と同様な機能を持っているので動作説明は省略する。

【 0022】次に、監視回路300a, 300b は各々 接続された上記制御回路321a、321bの動作状況 をモニタする回路で、対応する制御回路が動作中か否か を割り込み制御回路350に表示する。割り込み制御回 路350は、チャネル装置41a~41cからの動作要 求信号を受信し、動作要求してきたチャネル装置の優先 順位を判定し、最も優先順位の高いチャネル装置からの 制り込みを選択した後、監視回路300a,300bに より表示される制御回路321a,321bの動作状況 を眷照し、制御回路3 2 1 a , 3 2 1 b のうち動作して いない制御回路を選択してその制御回路に対し起動信号 を送出する。割り込み制御回路350から送出された起 動信号により 起動された制御回路が、例えば制御回路3 21a であるとすると、制御回路321a は割り 込み制 御回路350に選択されたチャネル装置に対応した制御 データ、すなわちチャネル装置4 1 a ~4 1 c 及び入出 **少装置51a~51cの制御状態を示すデータを主記憶** 装置20から読み出して対応する制御データメモリ33 1 a に記憶させ、制御データメモリ331 a に記憶され た制御データを用い、主記憶装置20 に格納されたチャ ネルプログラムに従い対応するチャネル装置を制御す る。もし、割り込み制御回路350から送出された起動 信号により 起動された制御回路が制御回路321bであ るとすると、制御回路3216は、チャネル装置41a ~41 c 及び入出力装置51 a ~51 c の制御状態を示 すデータを主記憶装置20から読み出して対応する制御 データメモリ331b に記憶させ、制御回路321aの 場合と同様に制御デークメモリに記憶された制御データ を用い、主記憶装置20 に格納されたチャネルプログラ ムに従い対応するチャネル装置を制御する。また、チャ ネル指示回路3 40 は、クロスパースイッチであり、チ ャネル装置4 1 a ~4 1 c の中から選択され制御回路3 21a、321b により 制御されたチャネル装置とそれ ぞれのチャネル装置を制御した制御回路とを接続する。 そしてチャネル指示回路340は、制御回路321a, 321bからそれぞれに接続されたチャネル装置への動 作指示信号を中継する機能を有する。これにより、制御 回路321 a , 321 b のうち一方の制御回路が動作中 でも、他方の空いている制御回路により起動要求の処理 動作を実施することができる。

【0023】制御回路321a,321bが双方共動作中の場合は、チャネル装置からの動作要求についての接続処理は行われず、待ち時間が発生するが、一般に制御50 回路321a,321b双方が同時に動作中となる確率

(6)

作説明は省略する。

特別平7-175744

9

は小さく、また、その継続時間も短いため、待ち時間は 従来技術の場合に比べ大幅に改善される。

【0024】このように、本発明のチャネル制御方式は、複数のチャネル装置に対応して、チャネル制御装置内に複数の制御回路を設け、チャネル装置からの動作要求をこれら複数の制御回路で分担して実行することにより、各々の制御回路の負荷を分散し待ち時間が少なく処理速度の速いチャネル制御方式を実現することができ

【 0025】図2 は第2 の発明のチャネル制御方式の一 10 実施例を示すブロック図である。

【0026】図2に示す実施例のチャネル制御方式は、 処理装置10、処理装置10に制御される複数の人出力 装置51a~51cとの間にそれぞれ接続された複数の チャネル装置41a~41c、処理装置10とチャネル 装置41a~41cとの間にあってチャネル装置を時分 割に制御するチャネル制御装置32、処理装置10とチャネル制御装置32とに接続されてチャネル制御装置3 1の動作を記述したチャネルプログラムとチャネル装置 41a~41c及び人出力装置51a~51cの制御状 20 態を示す制御データとを格納する主記憶装置20から構 成されている。

【0027】また、チャネル制御装置32は、主記憶装 置20から読み出された制御データを記憶する制御デー タメモリ332、主記憶装置20からの制御データの読 み出しを制御するメモリアクセス制御回路315、メモ リアクセス制御回路315を介して主記憶装置20から 制御データを読み出し制御データメモリ332に記憶さ せ、制御データメモリ332に記憶された制御データを 用いて主記憶装置20内に格納されたチャネルプログラ 30 ムに従いチャネル装置4 1 a ~4 1 c の中から選択され た!つのチャネル装置を制御する制御回路3 2 2 a , 3 22b、制御回路322a, 322bが動作中か否かを 監視し、制御回路3 2 2 a , 3 2 2 b の動作状態を示す 情報を出力する監視回路3 0 0 a , 3 0 0 b 、チャネル 装置4 1 a ~4 1 c からの動作要求信号を受信し、あら かじめ定められた優先順位に従って次に処理すべきチャ ネル装置をチャネル装置41 a~41 c の中から選択 し、選択したチャネル装置を起動制御するように、監視 回路300a,300bから出力された制御回路322 a , 322b の動作状態を示す情報に従って、制御回路 3224、3226の中の動作していない制御回路を選 択し、選択された制御回路に起動信号を送出する割り込 み制御回路350、制御回路322a,322bとチャ ネル装置41a~41c中から選択されたチャネル装置 とを接続し、制御回路322a,322bからそれぞれ に接続されたチャネル装置への動作指示内容を中継する チャネル指示回路3 4 0 から構成されている。

【 0 0 2 8 】図2 のチャネル制御装置3 2 は、図1 のチャネル制御装置3 1 における制御データメモリ 3 3 1

a,331bに代って制御データメモリ332が設けられている点が異なる。制御データメモリ332の機能は制御データメモリ331a,331bの機能と基本的には同じであり、制御回路322a,制御回路322bの双方の制御回路からアクセスされる点が異る。そして、制御回路322a,322bの基本的機能は関1のチャネル制御装置31の制御回路321a,321bの機能と同じである。従って、図1の実施例と異なる制御データメモリ332の動作を中心に動作説明を行う。また、図1のチャネル制御装置31の構成と共通する部分の動

10

【0029】上記で説明した図1における制御直路321a,321bに対応して設けられた制御データメモリ331a,331bは、チャネル装置41a~41cを例例する際に、主記憶装置20よりチャネル装置に対応した制御データを読み出し、これを格納してその後の制御のために使用するが、チャネル装置41a~41cからの動作要求を処理する制御回路は動作要求の都度選択されるため、制御データメモリ331a,331bに格納された制御データは、制御回路の選択の都度主記憶装置20から読み出す必要がある。

【 0030】それに対し、図2の制御データメモリ332は、制御回路322a、322bの双方からアクセス可能なメモリであり、このような構成をとることにより、上記憶装置20から読み込まれた制御データは、制御回路の変更が生じてもそのまま継続して使用可能となり、制御回路の変更が生じてもその都度主記憶装置20から制御データを読み出す必要がない。

【 0 0 3 1 】 第2 の発明では、複数の制御回路で共有できる記憶手段を設けることにより、第1 の発明より制御メモリを減らしチャネル制御装置を安価に構成することができる。

【 0 0 3 2 】 図3 は第3 の発明のチャネル制御方式の一 実施例を示すプロック図である。

【0033】図3に示す実施例のチャネル制御方式は、処理装置10、処理装置10に制御される複数の入出力 装置51a~51cとの間にそれぞれ接続された複数の チャネル装置41a~41c、処理装置10とチャネル 装置41a~41cとの間にあってチャネル装置を時分 割に制御するチャネル制御装置33、処理装置10とチャネル制御装置33とに接続されてチャネル制御装置3 3の動作を記述したチャネルプログラムとチャネル装置 41a~41c及び入出力装置51e~51cの制御状態を示す制御データとを格納する主記憶装置20から構成されている。

【 0 0 3 4 】また、チャネル制御装置3 3 は、主記憶装置2 0 から読み出された制御データを記憶する制御データメモリ3 3 2、主記憶装置2 0 からの制御データの読み出しを制御するメモリアクセス制御回路3 1 5 、メモ 50 リアクセス制御回路3 1 5 を介して主記憶装置2 0 から

(7)

特別平7-175744

11

制御データを読み出し制御データメモリ332に記憶さ せ、制御データメモリ332に記憶された制御データを 用いて主記憶装置2-0 内に格納されたチャネルブログラ ムに従いチャネル装置4 1 a ~4 1 c の中から選択され た1 つのチャネル装置を制御する制御回路323a,3 23b、制御回路323a, 323b が動作中か否かを 監視し、制御回路323a,323bの動作状態を示す 情報を出力する監視回路300g、300b、デャネル 装置41a~41cからの動作要求信号を受信し、あら かじめ定められた優先順位に従って次に処理すべきチャ ネル装置をチャネル装置4 1 a ~4 1 c の中から 選択 し、選択したチャネル装置を起動制御するように、監視 回路300a,300bから出力された制御回路323 a,323bの動作状態を示す情報に従って、制御回路 323a、323bの中の動作していない制御回路を選 択し、選択された制御回路に起動信号を送出する割り込 み制御回路3 5 0 、制御回路3 2 3 a 、 3 2 3 b とチャ ネル装置4 1 a ~4 1 c 中から選択されたチャネル装置 とを接続し、制御回路323a,323bからそれぞれ に接続されたチャネル装置への動作指示内容を中継する チャネル指示回路340、制御回路323a,323b が正常に動作しているか否かをモニタし、制御回路32 3 a , 3 2 3 b のうちの一方の制御回路に障害が検出さ れた場合に、他の制御回路に対し検出された障害を通知 する障害検出回路360a,360bから構成されてい る。

【 0035 】 図3 におけるチャネル制御装置33は、図 2 のチャネル制御方式のブロック図に、障害検出回路3 60a,360bが付加されている点が異なる。そし て、制御回路323a,323bの基本的機能は図2の チャネル制御装置32の制御回路322a,322bの 機能と同じであるが、障害検出回路360a,360b との信号の授受に基づく動作が異る。従って、図2の実 施例と異なる障害検出回路360a,360bの動作を 中心に動作説明を行う。また、図2のチャネル制御装置 31の構成と共通する部分の動作説明は省略する。

【 0036 】 図3 において、障害検出回路360a, 3 60bは、各々対応する制御回路323a,323bが 正常に動作しているか否かをモニタする回路で、制御回 路323a,323bのいずれかで障害が検出された場 合、障害が検出された制御回路に対応する障害検出回路 は、障害の発生していない方の制御回路に対し他の制御 回路で検出された障害の発生を通知する。他の制御回路 の障害を通知された制御回路は、この通知により障害を 発生した制御回路の動作を停止させ、実行中の転送動作 が失敗したことを処理装置10に通知する。これによ り、処理装置10に負担をかけることなく制御同路の障

【 0037】第3 の発明では、障害検出回路を設け、一

害の発生の際の処理が可能となる。

制御回路により処理装置に通知することにより、第2の 発明より 処理装置にかかる 負担が少ないチャネル制御方 式を実現することができる。

【 0038 】 図4 は第4 の発明のチャネル制御方式の一 実施例をデ**す**ブロック図である。

【 0039】 図4 に示す実施例のチャネル制御方式は、 処理装置10、処理装置10に制御される複数の入出力 装置5 1 a ~5 1 c との間にそれぞれ接続された複数の **チャネル装置4 1 a ~4 1 c 、処理装置1 0 とチャネル** 装置41a~41cとの間にあってチャネル装置を時分 割に制御するチャネル制御装置34、処理装置10とチ ャネル制御装置33とに接続されてチャネル制御装置3 4 の動作を記述したチャネルプログラムとチャネル装置 41a~41c及び入出力装置51a~51cの制御状 態を示す制御データとを格納する主記憶装置20から構 成されている。

【 0040】また、チャネル制御装置3 4 は、主記憶装 置20から読み出された制御データを記憶する制御デー タメモリ332、主記憶装置20からの制御データの読 み出しを制御するメモリアクセス制御回路315、メモ リアクセス制御回路315を介して主記憶装置20から 制御データを読み出し制御データメモリ332に記憶さ せ、制御データメモリ332に記憶された制御データを 用いて主記憶装置20 内に格納されたチャネルプログラ ムに従いチャネル装置412~41cの中から選択され た1 つのチャネル装置を制御する制御回路324a,3 24b、制御回路324a, 324b が動作中か否かを 監視し、制御回路324a,324bの動作状態を示す 情報を出力する監視四路300a,300b、チャネル 装置4 1 a ~4 1 c からの動作要求信号を受信し、あら かじめ定められた優先順位に従って次に処理すべきチャ ネル装置をチャネル装置4 1 a ~4 1 c の中から選択 し、選択したチャネル装置を起動制御するように、監視 回路300a、300bから出力された制御回路324 a,324bの動作状態を示す情報に従って、制御回路 324a, 324b の中の動作していない制御回路を選 択し、選択された制御回路に起動信号を送出する割り込 み制御回路350、制御回路324a,324bとチャ ネル装置41a~41c中から選択されたチャネル装置 とを接続し、制御回路324a,324bからそれぞれ に接続されたチャネル装置への動作指示内容を中継する チャネル拍示回路3 4 0 、制御回路3 2 4 a , 3 2 4 b に制御されるチャネル装置に対応するチャネル番号を格 納するチャネル番号レジスタ370a, 370b、チャ ネル番号レジスタ370a,370bの双方に格納され たチャネル番号を比較し、比較結果を制御回路324 a,324bに通知する比較回路380から構成されて いる。

【 0041】 図4 におけるチャネル制御装置34は、図 つの制御回路に障害が発生したとき、障害発生を残りの 50 2 のチャネル制御方式のプロック図に、チャネル番号レ

(8)

特開平7 -- 175744

13

ジスタ370a, 370b 及び比較回路380 が付加さ れている点が異なる。そして、制御回路324a,32 4 b の基本的機能は図2 のチャネル制御装置3 2 の制御 回路322a, 322b の機能と同じであるが、チャネ ル番号レジスタ370a, 370b 及び比較回路380 との信号の授受に基づく動作が異る。従って、チャネル 番号レジスタ370a, 370b 及び比較回路380の 動作を中心に動作説明を行う。また、図2のチャネル制 御装置31の構成と共通する部分の動作説明は省略す

【0042】図4において、制御回路324a,324 b は、割り込み制御回路350の指示によりチャネル装 **置に対応する制御を開始する際に、対応するチャネル番** 号レジスタに、接続制御を処理するチャネル装置に対応 するチャネル番号を格納する。例えば、制御回路324 a がチャネル装置に対応する制御を開始する場合は、制 御回路324aは、対応するチャネル番号レジスタ37 0 a に接続制御を処理するチャネル装置に対応するチャ ネル番号を格納する。そして、比較回路3 8 0 は、制御 回路3 2 4 a によってチャネル番号レジスタ3 7 0 a に 20 【 図3 】第3 の発明のチャネル制御方式の一実施例を示 **格納されたチャネル番号と、もしそのとき制御回路32** 4 b がすでにチャネル番号レジスタ370 b に自分が接 統制御を処理するチャネル装置に対応するチャネル番号 を格納しているとすれば、そのチャネル番号とを比較 し、一致している場合は一致していることを制御回路3 24a,324bにそれぞれ通知する。このため、制御 回路324a,324bは、他方の制御回路で動作中の チャネル番号が自分が制御しているチャネル装置の番号 と同一か否かを知ることができる。すなわち、各々の制 御回路が起動された際、制御対象のチャネル番号と他の 30 41a~41c 制御回路で動作中のチャネル番号と が一致しているか否 かを判定し、一致している場合は動作を中断することに より、同一チャネルに対する動作指示を複数の制御回路 324a, 324b の双方から行う 状態を解消すること ができる。これにより、順序性の保証が必要な動作を複 数の制御回路で実施させることが可能になる。

【 0043】第4の発明では、制御回路で処理中のチャ ネル番号を比較してこれを双方の制御回路に通知するこ とにより、第2の発明よりもチャネル装置からの動作要 火の順序性を保証できるチャネル制御方式を実現するこ とができる。

# [0044]

【 発明の効果】以上説明したように、本発明のチャネル 制御方式は、複数のチャネル装置に対応して、チャネル 制御装置内に複数の制御回路を設け、チャネル装置から の動作要求をこれら複数の制御回路で分担して実行する ことにより、各々の制御回路の負荷を分散し待ち時間が 少なく処理速度の迷いチャネル制御方式を実現すること ができるという効果を有している。

【 0045 】また、複数の制御回路で共有できる記憶手 段を設けることにより、制御メモリを減らしチャネル制 御装置を安価に構成することができる。

【0046】また、障害検出回路を設け、一つの制御回 路に障害が発生したとき、障害発生を残りの制御回路に より処理装置に通知することにより、処理装置にかかる 負担を少なく することができる。

【0047】また、制御回路で処理中のチャネル番号を 比較してこれを双方の制御回路に通知することにより、 チャネル装置からの動作要求の順序性を保証することが できる。

#### 【 図面の簡単な説明】

【 図1 】第1 の発明のチャネル制御方式の一実施例を示 すブロック図である。

【 図2 】第2 の発明のチャネル制御方式の…実施例を示 すプロック図である。

すブロック図である。

【 図4 】第4 の発明のチャネル制御方式の一実施例を示 すプロック図である。

【 図5 】従来のチャネル制御方式の構成を示すプロック 図である。

#### 【 符号の説明】

10 処理装置

20 主記憶装置

 $31 \sim 35$ チャネル制御装置

チャネル装置

51a~51c チャネル装置

315,316 メモリアクセス制御回路

321a, 321b 制御回路

322a, 322b 制御回路

323a, 323b 制御回路

324a, 324b 制御回路

325 制御回略

制御データメモリ 331a, 331b

332,333 制御データメモリ

300a, 300b 監視回路

340 チャネル指示回路


350, 355 割り 込み制御回路

360a, 360b 障害検出回路

370а, 370ъ チャネル番号レジスタ


380 比較凹略






(10)

特期平7-175744



(11)

特別平7-175744



フロントページの続き

(72) 発明者 上林 直毅 東京都港区西新橋三丁目 20番4 号 日本電 気エンジニアリング株式会社内